如何拆分包含多个module的Verilog文件

ic7x24 不忘出芯