台积电：2025年推出2nm芯片（附美国2022年芯片与科学法案1034页）

点击下方小卡片关注情报分析师

台积电在2022年台积电技术研讨会上详细介绍了其芯片开发时间表。将于今年下半年推出3nm芯片，并将在2025年将2nm技术推向世界舞台。

3nm节点将分为五层，每层更强大，晶体管密度更高，效率更高 - N3，N3E（增强），N3P（性能增强），N3S（密度增强）和N3X（超高性能）。

至于2nm节点，与N3E节点相比，它将在相同的功耗下将性能提高10%至15%，并且在相同的频率和晶体管数量下将功耗降低25%至30%。N2 将芯片密度比 N3E 提高了 1.1 倍。

台积电推出了GAAFET（栅极全能场效应晶体管）。新的纳米片晶体管将通过降低电阻来提高每瓦性能。

半导体进入3nm、2nm时代，且业界越来越追求整合，致力让一颗IC能具备的功能越来越多。因应趋势，日前如三星(Samsung)、英特尔(Intel)、台积电等半导体大厂，不约而同宣布2022或2023年开始，主力架构将从鳍式场效电晶体(FinFET)逐渐转移至类奈米片(nanosheet)架构。台积电于2022年北美技术论坛上，更正式发表2nm制程将采用奈米片电晶体架构，全面提升效能及功耗效率。

据台积电分享的资料，2nm采用奈米片电晶体架构，在相同功耗下运算速度增加10到15%；若相同速度下，功耗亦可降低25到30%；预计2025年开始量产。台积电宣称，这将使效能及功耗效率提升一个世代，借以协助客户实现下一代产品的创新，除了行动运算的基本版本，2nm技术平台也会涵盖高效能版本及完备的小晶片整合解决方案。

随着半导体制程越来越精细，闸极长度(Gate length)越来越小，闸极下方的氧化物越薄，当来到22nm以下的制程，漏电在MOSFET组成的传统架构上变得更难克服。3D构造的FinFET则解决了这样的问题，FinFET将源极(S)和汲极(D)间拉高变为立体结构，让闸极像是包住源极跟汲极，以此加大闸极与通道间的接触面积，降低漏电及功耗，现成为16nm、10nm、7nm、到5nm制程的主流。

当制程缩小，空间越来越小，鳍的数量也会随之减少，持续提升驱动电流会更困难；而奈米片架构，就是其中一个被提出讨论的解方。奈米片架构将垂直的鳍转为水平，透过垂直堆叠奈米片，实现更大的有效导电通道宽度；再者，闸极360度接触通道的结构，让导电通道被高介电系数的金属闸极围绕，可实现更佳的闸极通道控制，并缩短通道长度。

此外，台积电在论坛中也表示3nm预计于今年下半年量产，并将搭配TSMC FINFLEX架构。其中，TSMC FINFLEX架构提供多样化的标准元件选择，包括3-2鳍结构支援超高效能、2-1鳍结构支援最佳功耗效率与电晶体密度、2-2鳍结构则是支援平衡两者的高效效能，能协助客户完成符合其需求的系统单晶片设计，各功能区块采用最优化的鳍结构，支援所需的效能、功耗与面积，同时整合至相同的晶片上。

台积电同时展示客户所推出的两项应用系统整合晶片堆叠(TSMC-SoIC)解决方案的突破性创新，包括全球首颗以TSMC-SoIC为基础的中央处理器(CPU)，采CoW (Chip-on-Wafer)技术堆叠三级快取静态随机存取记忆体；以及采用WoW (Wafer-on-Wafer)技术，堆叠于深沟槽电容晶片之上的智慧处理器。支援CoW 及WoW 的7nm晶片已量产， 5nm技术支援预计于2023年完成。另，为了满足客户对系统整合晶片及其他台积公司3DFabric系统整合服务的需求，全球首座全自动化3DFabricTM晶圆厂预计于2022 年下半年开始生产。

7月28日，美国国会通过了总额2800亿美元，分5年执行的“芯片与科学法案”。大名鼎鼎的马歇尔计划总额为131.5亿美元，按购买力计算器（in2013dollars.com）换算为今天的币值也仅为1616亿美元。所以可以说“芯片与科学法案”是美国有史以来影响最重大、最深远的法案之一。

尽管该法案耗时近两年才获通过，更是对中国充满敌意，但不能不承认这是一个论证充分，设计合理，可操作性强，便于监督和追溯的方案。我们在震惊于它的规模与狠辣之时，也应看到法案的专业程度。各种证据显示在旷日持久的公开讨论中，法案得到了专业机构和产业界的鼎力支持。尽管在国会辩论的主要是专业政客，但实质体现了产业界的意志。他山之石可以攻玉，其他不论，仅仅2800亿美元如何使用，如何保证花得其所，如何监管就值得我们仔细研究。

识别下方二维码加入情报学院知识星球可以下载研究本法案，共计1034页。同时还可以下载2000+专业的情报文献资料。