CMOS毫米波芯片与超大规模集成相控阵

CMOS毫米波芯片与4096发射/4096接收超大规模集成相控阵设计实现

赵涤燹, 陈智慧, 尤肖虎

中国科学: 信息科学, 2021, 51(3): 505-519

1 引言

Sub-6 GHz 频段的可用频谱资源已日趋匮乏, 而毫米波频段以其带宽资源丰富的显著优势, 将成为宽带卫星通信、5G乃至未来 6G移动通信发展的“黄金"频段[1,2]. 图1显示了无线移动通信频谱分布, 宽带卫星通信和 5G毫米波通信主要工作在 Ku/Ka/Q/V 频段, 毫米波频段超宽带的特点使得通信传输速率超过数 Gb/s. 工作在毫米波频段的天线单元面积小, 相同口径下可以集成更多数量的天线, 大规模阵列天线实现波束能量聚集, 弥补由于频率过高导致的传播损耗. 可以证明, 相比于工作在 3 GHz 的微带天线, 工作在 30 GHz 阵列天线在相同天线口径下可以集成 64∼100 个微带天线单元, 在发射和接收端同时使用阵列天线能够提升等效接收能量[1]. 因此, 大规模阵列天线可有效解决毫米波通信远距离覆盖的难题.

图1  毫米波通信频谱分布

通过控制大规模阵列天线中每一个天线单元的相对时延, 可以进一步构成相控阵天线系统[3]. 相控阵系统作为一个空间滤波器, 能有效接收和发射特定方向的信号, 同时衰减其他方向的信号, 其在方向选择性和天线等效增益等方面的优势可以大大提升通信系统的性能. 相比于机械扫描天线, 相控阵天线具有体积小、重量轻、高速电扫描等特点, 在切换波束时无需像传统机械扫描天线一样进行连续机械控制和重新定位, 因此具有更高的可靠性. 传统大规模毫米波相控阵系统往往基于单一功能的砷化镓芯片和微波器件微组装实现, 其高复杂度、大体积和高成本增加了实现难度也限制了应用范围[4,5]; 随着新技术和新工艺的成熟, 基于全集成多功能砷化镓收发组件芯片的相控阵系统在整体性能上得到了提升, 但是砷化镓晶圆成本相对较高、工艺良率相对较低, 使该系统的应用限制在军事等特殊领域.

加州理工大学(California Institute of Technology) Hajimiri 教授团队在 2004 和 2006 年基于锗硅双极型晶体管 (SiGe BiCMOS) 工艺实现了毫米波相控阵接收机[6]和发射机[7]. 由于锗硅晶体管器件优良的高频特性, 基于锗硅工艺的相控阵芯片在当时成为国际上的研究主流, 加州大学圣地亚哥分校(University of California, San Diego) Rebeiz 教授团队在多个毫米波频段发表了系列论文[8-10]. 近年来, 根据摩尔定律, CMOS 晶体管器件尺寸不断按比例缩小, 器件速度不断提升, 逐渐满足毫米波应用需求[11]¹⁾²⁾. 多层混压 PCB 工艺的成熟, 使得基于 CMOS 芯片的低成本、高集成度和可批量生产的集成相控阵天线成为可能. 韩国三星公司于 2020 年报道了基于 CMOS 芯片的单板 256 天线单元的相控阵天线系统[12].

面向 Ka 频段高通量卫星和低轨卫星应用需求, 本文报道基于 CMOS 工艺的八通道接收相控阵芯片和八通道发射相控阵芯片研究成果; 在此基础上, 使用多层混压埋阻 PCB 工艺, 进一步实现了低成本、高性能 4096 通道集成相控阵. 本文所提出的基于 CMOS 毫米波芯片的“集成相控阵”, 有效使用低成本 CMOS 工艺和多层混压 PCB 工艺, 实现大规模相控阵系统, 系统兼具低成本、低剖面、高集成和高性能的优势. 根据作者了解, 本文所报道的 4096 通道集成相控阵是目前国际上基于低成本 CMOS 工艺和 PCB 工艺所实现的集成度最高、规模最大的相控阵天线系统.

2 CMOS 毫米波芯片和相控阵天线设计挑战

在诸多半导体工艺中 (如: CMOS、锗硅、砷化镓和氮化镓), CMOS 工艺材料成本最低, 制造良率最高, 产能最大. 同时, CMOS 工艺也是诸多半导体工艺中唯一符合摩尔(Moore)定律的工艺, 器件尺寸实现每 18~4 个月按比例缩小 1 倍. 图2显示了半导体器件的发展情况[11,13,14]. 可以看到, 65 nm, 40 nm 和 28 nm CMOS 晶体管的特征频率 (transit frequency, f_T) 分别达到了 200 GHz, 250 GHz 和 300 GHz, 远高于目前 Ka 频段毫米波通信的工作频率. 因此, CMOS 器件的性能已经满足毫米波应用的基本需求. 值得一提的是, CMOS 器件从 16 nm 开始采用鳍式场效应晶体管 (FinFET, FF) 结构, 栅极氧化物界面处的表面散射以及硅薄膜不断变薄, 导致迁移率降低, 从而使栅长为 10 nm 以下的工艺 (7 nm 和 5 nm) 的 f_T下降.

图2 半导体工艺发展

近年来, 基于 CMOS 工艺的毫米波电路已经逐渐在商用产品中得到应用, 但是毫米波有源和无源器件寄生效应较大, 给毫米波电路设计带来诸多挑战, 主要体现在以下几个方面. 

(1) 有源器件高频增益低, 设计裕量小: 由于 CMOS 晶体管寄生电容比C_GS/C_GD为 2∼3, 而 SiGe 双极型晶体管C_BE/C_BC为 8~10, 受密勒效应(Miller effect)影响, 在相同晶体管特征频率下, CMOS 放大器的高频增益要低于 SiGe 放大器[15]; 毫米波放大器增益受限, 使得放大器设计时难以在增益、线性度和噪声等几个关键参数之间进行权衡和折中, 导致毫米波放大器设计裕量小、整体性能差. 

(2) 无源器件高频损耗大, 设计时间长: CMOS 工艺的衬底损耗较大, 趋肤效应和衬底涡电流的影响进一步降低无源器件的品质因素, 使得高频匹配电路损耗变大; 另外, 工艺库所提供的无源器件模型往往只支持到 15~20 GHz, 大量的无源器件电磁场仿真将大大增加毫米波电路的设计时间. 

(3) 击穿电压低, 互连线损耗大: 根据 Johnson Limit 理论[16], 先进半导体工艺中晶体管击穿电压随着器件速度的提升等比例降低, 低击穿电压晶体管的输出摆幅受到限制, 直接影响输出功率; 此外, 由于高频互连线寄生效应大, 并联多个晶体管并不能使放大器的输出功率得到有效提升. 

(4) 受工艺角和高低温影响大: 晶体管的各项器件参数 (如阈值电压、电迁移率等) 直接受工艺角和温度的影响, 而由于毫米波放大器增益受限, 不能通过反馈等用于低频电路的技术减小相关影响, 使得毫米波放大器在各工艺角和不同温度下性能差异较大并且难以弥补[17]. 

此外, 相控阵芯片需要对通道进行幅度和相位的调控, 调幅引入的附加相移和调相引入的附加衰减将大幅度增加系统校准的复杂度, 研究低寄生调幅移相器和低寄生调相衰减器对于相控阵芯片的使用至关重要.

低成本、高集成和批量化是相控阵产品大规模商用的关键, 基于多层混压 PCB 工艺的相控阵天线是当前国际研究热点, 该工艺具有材料成本低、集成度高、批产性好等优点. 但是, 工作频率和集成度的提高对毫米波大规模相控阵天线集成设计和工艺技术要求带来诸多挑战, 主要体现在以下几个方面. 

(1) 微带天线单元增益低、带宽窄: 微带天线非常适合 PCB 工艺实现, 但是天线在毫米波频段受表面波影响严重、基板插入损耗增加, 导致天线增益下降和带宽变窄, 一般微带天线只有5%~20% 带宽, 在宽频范围内实现天线的高增益、低交叉极化和宽角扫描等性能非常关键. 

(2) 高低频电气互联关系复杂, 寄生效应影响大: 由于阵元间距缩小, 在几十平方毫米的狭窄空间内需要集成天线单元、CMOS 芯片以及控制和供电电路等, 射频馈电网络、控制信号网络以及电源网络分别在不同 PCB 层上实现, 毫米波垂直互联的寄生效应使得射频电路设计难度增加、整体性能变差; 另外, 高密度集成也使得提高天线的信号完整性和电源完整性至关重要. 

(3) 毫米波大规模天线的工艺实现难度大, 成品率低: 对于毫米波相控阵天线, 通常需要单板集成 256/1024 甚至更多的有源通道单元, 结构复杂、加工精度要求高; 采用一体化加工制造工艺使得相控阵天线的调试冗余度变小, 加工成品率变低, 必须进行一体化设计, 在电气性能和制造工艺等方面进行权衡和折中, 避免采用极限工艺, 这同样增加了设计难度.

3 硅基 CMOS 毫米波相控阵芯片设计

图 3和 4分别展示了毫米波相控阵接收和发射 (phased-array receiver/transmitter) 芯片的系统框图. 

图3 相控阵接收芯片框图

图4 相控阵发射芯片框图

每个相控阵芯片包含 8 个通道, 每个通道中包含用于调相调幅的移相器(phase shifter, PS)、衰减器 (attenuator, ATT) 和提升系统增益的驱动放大器 (driver amplifier, DA); 在天线端, 相控阵发射芯片有一个功率放大器 (power amplifier, PA) 将发射信号放大, 接收相控阵芯片则有低噪声放大器 (low noise amplifier, LNA) 将接收信号放大并保障链路高频噪声性能; 在另一端, 分别用功率分配或者合成器 (power divider /power combiner, PD/PC) 将输入或者输出射频(radio frequency, RF)信号进行分离或者合成, 且输入或输出端口都加上公共放大器 (common amplifier, CA), 提升系统增益. 另外, 数字控制电路 (digital control) 用于实现系统相位、幅度、电路偏置等的控制. 为了解决系统性能随温度变化的问题, 加入了实现功率自检和高低温自适应调节功能的功率检测电路 (power detector)、温度传感器 (temperature sensor) 和性能补偿模块. 为了解决 CMOS 器件高频性能差等固有缺陷, 本文提出了如下关键技术:

电流复用跨导增强型低噪声放大器技术. CMOS 毫米波放大器由于高频增益低导致整体噪声性能差, 设计中提出电流复用跨导增强型低噪声放大器技术, 在减小功耗、提升增益的同时不引入额外噪声, 有效利用晶体管寄生电容和弱耦合变压器实现宽带匹配, 电路原理图如图5(a) 所示[18].

基于新型版图结构的高效率功率放大器技术. 由于器件和互连线的寄生效应影响, 效率一直是功率放大器的设计瓶颈. 提出基于中和电容共源放大器的新型版图结构, 实现高效率功放电路[22]; 利用中和电容抵消晶体管栅漏电容的影响以提升放大器的增益和稳定性, 所提出的新型版图技术可以最小化器件寄生电容的影响, 进而有效提高发射机的效率.

矢量调制型数控无源移相器技术. 如图5(b) 所示, 移相器电路[19] 包括正交耦合器、 两个无源调幅模块和集总功率合成器3个部分, 用于实现各通道的相位调节. 其正交耦合器采用耦合线结构以提供宽带的正交信号, 无源调幅器采用基于晶体管阵列的 X 型调幅结构, 可实现直接数字控制的高精度调幅, 集总功率合成器在将两路正交信号相加的同时, 可提供较好的匹配和隔离性能. 基于以上技术, 该无源矢量调制型移相器实现了数字控制、零直流功耗、全 360 度、宽带、高精度、低移相附加衰减的双向移相功能.

图5 (a) 电流复用跨导增强型低噪声放大器[18]; (b) 矢量调制型数控无源移相器[20]; (c) 基于电容补偿的超宽带衰减器[21]; (d) 紧凑型功分器[22]

基于上述创新技术, 针对宽带卫星通信需求, 进一步优化了包括噪声系数和调幅范围等性能参数, 实现了基于 CMOS 工艺的 Ka 频段低成本、高集成度的相控阵接收和发射芯片, 其测试性能总结在表 1 中. 相比于砷化镓工艺, 所研制的毫米波CMOS相控阵芯片在成本、集成度、功耗、幅相控制等方面优势明显, 在噪声系数等指标上性能接近[23-26]. 值得一提的是, N单元的相控阵系统可以使天线等效全向辐射功率(equivalent isotropically radiated power, EIRP)提升 20logNdB, 因此降低了对单通道输出功率的要求. 大规模集成相控阵可以有效利用 CMOS 芯片低成本、高集成度优势, 同时弥补 CMOS 芯片相对较低输出功率的缺点, 提供了兼具性能和成本优势的解决方案.

表1 Ka 频段相控阵收发芯片测试结果

4 1024 单元集成相控阵设计

图6展示了用于 Ka 频段宽带卫通的 1024 单元集成相控阵, 系统工作在 30 GHz, 其主要由集成 CMOS 毫米波芯片的射频天线板、波束解算及控制电路和电源转换及分配电路3部分组成, 包含了 1024 个双极化天线单元、256 颗毫米波八通道 CMOS 相控阵芯片、1 分 256 射频馈电网络、1 套电源转换及分配网络、基于 FPGA 的波控运算电路及数字控制网络等. 其中射频天线板实现天线阵面、射频馈电分配、高速信号走线和供电走线的集成; 波束解算及控制电路主要实现天线阵面的初始化, 解算出各个通道需执行的幅相调制并控制各个相控阵芯片执行相关命令, 通过 FPGA 直接控制每个相控阵芯片, 过压过流上报等功能; 电源转换及分配电路为毫米波 CMOS 相控阵芯片、驱动芯片和逻辑控制电路等提供所需电源.

图6 1024 单元集成相控阵(集成256 颗CMOS 毫米波相控阵芯片)

为了满足相控阵天线低成本、低剖面和高集成的应用需求, 解决由于寄生效应引起的带宽窄、增益低、交叉极化差等问题, 并最终达到适合批量生产制造的目的. 相控阵天线设计采用了如下关键技术.

高密度多层板混压集成技术. 基于多层混压埋阻技术和高密度垂直互联技术 PCB 工艺, 在毫米波频段, 将大规模微带天线、射频电路、控制电路和供电电路集成在同一张 PCB 板中, 如图7 所示[27]. 整个阵面由 14 层微波板混压而成, L1∼∼L3 层为射频馈电网络层, 采用 Wilkinson 带状线功分网络, 隔离电阻采用埋阻工艺一体混压而成, 馈电网络将激励信号分配给各个 CMOS 芯片. L4∼∼L9 层为供电及控制网络层, 各低频信号走线通过 GND 层隔离, 避免相互干扰; 以分组供电及控制方式, 通过低频垂直互连为 CMOS 芯片提供电源和数字信号控制. L10∼∼L14 层为天馈层, CMOS 相控阵芯片通道射频端通过垂直互连结构与天线单元馈电端连接, 互连方式由金属化过孔替代了传统的连接器, 既省去了连接器成本, 又提高了相控阵天线的集成度. 利用这种技术实现了相控阵天线的低成本、低剖面和轻量化.

图7 多层混压埋阻PCB 工艺

低剖面微带天线宽带化技术. 微带天线是最适合多层混压 PCB 工艺加工的天线形式, 传统微带天线带宽窄、增益低, 通常需要采用增加基板厚度、寄生贴片单元、缝隙调谐、空气加载降低介电常数等措施改进性能. 另外, 毫米波卫星通信终端一般要求天线具有双圆极化可切换功能. 由于在毫米波段表面波和介质损耗的影响更加严重, 在符合工艺规则前提下, 在低厚度基板上设计宽带高性能微带天线是一个难点. 为了解决这些问题, 本文设计了一款小型宽带化微带天线单元, 如图8 所示. 天线单元采用正交缝隙耦合馈电和寄生贴片, 提高了极化隔离度并展宽带宽; 同时采用高隔离 90∘∘电桥实现双圆极化可切换功能. 通过优化设置隔离地孔位置, 有效减小了天线单元之间的互耦, 从而达到天线在大扫描角度情况下的良好性能.

图8 (a) 宽带微带天线单元; (b) 宽频微带天线驻波仿真结果; (c) 宽频微带天线极化隔离度仿真结果

通过采用上述创新技术, 基于 CMOS 毫米波相控阵芯片和适合大规模生产制造的多层混压 PCB 加工制造工艺和多 芯片 SMT 表贴工艺, 实现了满足 Ka 频段卫通相控阵终端应用需求的低成本、低剖面、高性能、轻量化的毫米 波1024发射/1024接收标准化集成相控阵天线. 发射天线阵面总尺寸小于 20 cm××16 cm×
×0.3 cm, 接收天线阵面总尺寸小于 28 cm××24 cm××0.3 cm.

5 4096发射/4096接收集成相控阵设计

为了实现大规模批量制造、工艺状态稳定控制、自动化监测与检验、产品良率提升, 同时为相控阵产品大规模批量化生产提供保障, 提出了标准化可拼接技术. 如图f9所示, 可拼接技术分为两方面: 结构可拼接技术和控制可拼接技术. 结构可拼接 (图9(a)): 通过严格控制子阵结构尺寸和拼接误差, 实现子阵分别在垂直和水平方向的 2×N次无缝拼接. 在电气性能上, N个子阵拼接可以将相控阵天线的发射 EIRP 提高 20log10(N
N) dB, 接收 G/T 提高 10log10(N
N) dB. 控制可拼接技术 (图9(b)): 在控制层面采用分布式波控解算架构, 开机初始化时天线控制单元 (ACU) 将坐标信息下发到每一个天线子阵, 之后只需要下发俯仰角和方位角信息, 天线子阵通过现场可编程逻辑门阵列 (field programmable gate array, FPGA), 快速解算出每个阵元的幅相值, 并发送到每个 CMOS 芯片的寄存器中, 实现波束快速更新. 在此架构中, ACU 能够更加专注于卫星跟踪算法的实现和优化, 扩充天线阵面规模对整体架构改动很小, 适合灵活快速地搭建各种不同口径的卫星通信终端.

图9 阵面可拼接技术: (a) 结构可拼接; (b) 控制可拼接

基于标准化子阵拼接技术可快速实现不同规模相控阵天线的研制, 大幅缩短产品开发周期. 该技术基于标准化可拼接 1024 阵元集成相控阵天线子阵, 采用 2××2 的拼接方式实现了4096发射/4096接收集成相控阵系统, 如图10 所示; 其中4个发射子阵通过一分四功分器实现输入射频信号的分配, 4个接收子阵通过四合一功合器实现射频接收信号合成; 所有子阵的外部数字控制信号和电源电压由一块天线供电及控制板提供. 在收发天线之间增加隔离栅, 提高收发隔离度. 4096 通道相控阵测试方向图如图11所示, 4096 接收和发射天线阵列等效无源增益约为 40 dBi, 完整测试结果总结在表2中, 性能指标符合预期.

图10 4096 发射/ 4096 接收超大规模集成相控阵终端

图11 4096 集成相控阵的测试方向图: (a) 接收; (b) 发射

表2 Ka 频段4096 发射/4096 接收集成相控阵测试结果

6 Ka 频段宽带卫星通信终端应用验证

基于4096发射/4096接收超大规模集成相控阵, 设计完成了毫米波相控阵卫通终端, 使用中星16高轨卫星网络建立DVB链路(如图12所示), 并分别在车载、船载平台(如图13所示)测试了相控阵卫通终端对同步轨道卫星信号的捕获及跟踪能力, 并在此基础上测试了互联网访问功能. 在车载平台下主要测试了终端的静态卫星信号捕获能力、动态卫星信号捕获能力、丢失再捕获能力、S弯性能、颠簸路段性能等, 其中丢失再捕获性能测试充分体现了相控阵天线波束更新快的优势, 在隧道、树木、楼宇、路牌等不同路况遮档环境中, 路牌、树木等短时遮挡失锁重捕获时间在20 ms左右, 隧道、楼宇等长时遮挡失锁重捕获时间在 600 ms内; 同时相控阵卫通终端在S弯性能测试、颠簸路段性能测试中也同样表现优异, 其最大跟踪角速度高达100°/s, 解决了传统机械动中通天线在大角速度下失锁的难题. 在车辆高速移动(130 km/h)情况下, 锁星时间小于 1 s, 入网时间小于 1 min; 上行速度为 6 Mb/s, 下行速度为 10 Mb/s; 波位切换时间小于微秒, 波位更新时间小于 4 ms. 船载测试在经历海浪、大风、云遮、盐雾等海上特有的环境、天气条件过程中也达到了相同的性能指标. 车载与船载测试结果显示, 所研制的Ka频段宽带卫星通信终端可以满足毫米波频段高通量卫星系统、非静止轨道卫星系统等地面终端的使用要求.

图12 宽带卫星通信应用示意图

图13 4096 发射/4096 接收单元相控阵天线(a) 车载和(b) 船载应用实验

7 总结

针对目前相控阵芯片及大规模天线阵列存在的成本高、集成度低等问题, 本文作者通过采用高效率功率放大、零功耗高精度移相、超宽带衰减和低功耗低噪声放大等创新技术, 突破了 CMOS 体硅工艺的固有技术瓶颈, 实现了高性能的全集成 CMOS 毫米波相控阵芯片. 测试结果表明, 所研制的毫米波 CMOS 相控阵芯片在成本、集成度、功耗、幅相控制等方面相比于砷化镓芯片优势明显, 在噪声系数等指标上与砷化镓芯片性能接近. 以此为基础, 采用多层混压、宽带微带天线和互耦可调的宽角扫描等技术实现了1024发射/1024接收超大规模集成相控阵, 进而通过阵列拼接技术, 实现了低成本、高集成度的4096发射/4096接收超大规模集成相控阵, 成果在车载和船载宽带卫星通信中得到应用验证. 根据对相关文献的查询, 本文所报道的4096发射/4096 接收集成相控阵是目前国际上基于低成本 CMOS 工艺和 PCB 工艺所实现的集成度最高、规模最大的相控阵天线系统. 所探索出的基于 CMOS 毫米波芯片和多层混压 PCB 工艺的大规模“集成相控阵"解决方案, 在宽带卫星通信和5G/6G 毫米波通信等领域具有广阔的应用前景.

参考文献 (略，详见正文)

1) International Technology Roadmap for Semiconductors (ITRS) 2.0. https://www.semiconductors.org/wpcontent/

uploads/2018/06/0 2015-ITRS-2.0-Executive Report-1.pdf.

2) International Roadmap for Device And System (IRDS) 2020. https://irds.ieee.org/editions/2020.