开源RISC-V CPU内核设计实践！

序号

详细内容

课时

1

 CPU  架构简介

1

2

 CPU开发历史

1

3

 计算机体系结构一

1

4

 计算机体系结构二

1

5

开源指令集RISC-V ISA1

1

6

开源指令集RISC-V ISA2

1

7

开源CPU 蜂鸟E203概述

1

8

开源CPU 蜂鸟E203 的开发环境

1

9

基于E203的 SoC 架构一

1

10

基于E203的 SoC 架构二

1

11

开源CPU 蜂鸟E203的内核一

1

12

开源CPU 蜂鸟E203的内核二

1

13

CPU的内核设计：跳转指令（jal / jalr）1

1

14

CPU的内核设计：跳转指令（jal / jalr）2

1

15

CPU的内核设计：跳转指令（jal / jalr）3

1

16

CPU的内核设计：跳转指令（jal / jalr）4

1

17

CPU的内核设计：分支指令（beq / bne）1

1

18

CPU的内核设计：分支指令（beq / bne）2

1

19

CPU的内核设计：分支指令（beq / bne）3

1

20

CPU的内核设计：分支指令（beq / bne）4

1

21

CPU的内核设计：算数指令（add / addi / lui / auipc）1

1

22

CPU的内核设计：算数指令（add / addi / lui / auipc）2

1

23

CPU的内核设计：逻辑指令/移位指令（and / not / or / ori / slli）1

1

24

CPU的内核设计：逻辑指令/移位指令（and / not / or / ori / slli）2

1

25

CPU的内核设计：访存指令（sw / lw）1

1

26

CPU的内核设计：访存指令（sw / lw）2

1

27

CPU的内核设计：访存指令（sw / lw）3

1

28

CPU的内核设计：访存指令（sw / lw）4

1

29

CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）1

1

30

CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）2

1

31

CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）3

1

32

CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）4

1

33

CPU的内核设计：乘法指令（mul）

1

34

CPU的内核设计：除法指令（div）

1

35

开源RISC-V CPU蜂鸟E203 Summary1

1

36

开源RISC-V CPU蜂鸟E203 Summary2

1

37

芯来科技：RISC-V 产业发展趋势

1

38

芯来科技：RISC-V 蜂鸟E203的FPGA开发板实例

1

前50名

有VNC（8周）+FPGA开发板

4000元

有vnc（8周）+无FPGA开发板

3000

无VNC，无FPGA开发板

2000元

非前50名

有VNC（8周）+FPGA开发板

5000元

有vnc（8周）+无FPGA开发板

3500

无VNC，无FPGA开发板

2500元