IC测试和验证实验室预计2024年3nm芯片需求将增加
本文由半导体产业纵横（ID:ICVIEWS）综合
据业内消息人士称，IC 测试和验证实验室正准备在 2024 年提高 3nm 芯片产量。
企业预计这四大类产品将取得重大增长：先进工艺高性能计算（HPC）芯片、高速传输接口芯片、无线通信Wi-Fi 7芯片和DDR5内存。
据业内人士透露，英伟达、AMD等美国公司在2022年开始进入5nm和4nm系列，预计2024年进入3nm芯片。消息人士透露，近期多家供应商已与美国客户会面。
AI HPC芯片方面，供应链企业看好2023年底之前的产品清库存，一旦5nm和4nm产品进入主销推广期，消息人士预计2024年将迎来另一波换代潮。
USB Type-C 已成为 USB 4 等高速传输接口的最大公分母，并与欧盟 (EU) 统一消费电子产品的 USB 接口的举措一起出现。即使是一向不情愿的 Apple 也在不得不接受 USB-C。
业内人士预计，2023年下半年高速传输接口芯片的封测需求将逐渐增加。
包括美光科技在内的多家大厂认为，PCIe Gen 4仍将是主流笔记本电脑和PC的高速传输接口；然而，AMD、英特尔和一些内存控制器IC、重定时器IC和转接驱动器IC设计人员已经推出了支持PCIe Gen 5的新产品。这些产品将面向工业控制、服务器和HPC领域。
2023年上半年市场仍不明朗，IC测试接口企业看好下半年增长，预计2024年迎来爆发式增长。
在 Wi-Fi 7 方面，消息人士指出，博通、高通和联发科已经拥有 Wi-Fi 7 SoC，但预计 2024 年将出现更深的市场渗透。
领先的 DRAM 制造商正在推出 DDR5 产品；然而，消息人士称，由于 PC 和笔记本电脑市场正在进行库存清理，DDR4 和 DDR5 产品仍在应对价格压力，预计这种情况将持续到 2023 年上半年。
同时，AMD和英特尔新推出的PC、笔记本、服务器CPU产品，不仅支持PCIe Gen 5，还支持DDR5 DRAM，这也是DDR5的增长潜力所在。
美国、日本和中国台湾的测试接口公司都推出了相应的探针卡和测试座。
美国公司如果真的如预测所说打算进入3nm，台积电无疑是他们的代工最好选择之一。但根据 WikiChip 的一份报告，台积电的 SRAM Scaling 已经大幅放缓。对于全新的制造节点，通常希望它们能够提高性能、降低功耗并增加晶体管密度。但是，虽然逻辑电路已经随着最近的工艺技术很好地扩展，但 SRAM 单元一直落后并且显然几乎停止在台积电的 3nm 级生产节点上扩展。对于未来的 CPU、GPU 和 SoC 来说，由于 SRAM 单元面积缩放缓慢，它们可能会变得更加昂贵。
台积电在今年早些时候正式推出其 N3 制造技术时表示，与其 N5（5 纳米级）工艺相比，新节点的逻辑密度将提高 1.6 倍和 1.7 倍。它没有透露的是，与 N5 相比，新技术的 SRAM 单元几乎没有扩展。
台积电的 N3 具有 0.0199µm^² 的 SRAM 位单元尺寸，与 N5 的 0.021µm^²SRAM 位单元相比仅小约 5%。改进后的 N3E 变得更糟，因为它带有 0.021 µm^² SRAM 位单元（大致转换为 31.8 Mib/mm^²），这意味着与 N5 相比根本没有缩放。
现代 CPU、GPU 和 SoC 在处理大量数据时将大量 SRAM 用于各种缓存，从内存中获取数据效率极低，尤其是对于各种人工智能 (AI) 和机器学习 (ML) 工作负载。但是现在即使是智能手机的通用处理器、图形芯片和应用处理器也带有巨大的缓存：AMD 的 Ryzen 9 7950X 总共带有 81MB 的缓存，而英伟达的 AD102 使用至少 123MB 的 SRAM。
展望未来，对缓存和 SRAM 的需求只会增加，但对于 N3（将仅用于少数产品）和 N3E，与 N5 相比将无法减少 SRAM 占用的裸片面积并降低新的更高成本节点。从本质上讲，这意味着高性能处理器的裸片尺寸将会增加，它们的成本也会增加。同时，就像逻辑单元一样，SRAM 单元也容易出现缺陷。在某种程度上，芯片设计人员将能够通过 N3 的 FinFlex 创新（在一个块中混合和匹配不同种类的 FinFET 以优化其性能、功率或面积）来减轻更大的 SRAM 单元，但在这一点上我们只能是猜测。
台积电计划推出其密度优化的 N3S 工艺技术，与 N5 相比，该技术有望缩小 SRAM 位单元的尺寸，但这将在 2024 年左右进行，我们不知道这一技术能否为AMD、苹果、英伟达和高通公司设计的芯片提供足够的逻辑性能。
在成本方面缓解 SRAM 区域扩展放缓的方法之一是采用多小芯片设计，并将较大的缓存分解为在更便宜的节点上制造的单独裸片。这是 AMD 对其 3D V-Cache 所做的事情，尽管原因略有不同。另一种方法是使用替代内存技术，如 eDRAM 或 FeRAM 用于缓存，尽管后者有其自身的特点。
无论如何，在未来几年，基于 FinFET 节点的 3nm 及更高节点的 SRAM 缩放速度放缓似乎是芯片设计人员面临的主要挑战。